시스템 BUS 구성 및 제어 * 시스템 버스의 필요성 * 시스템 버스의 제어 * 시스템 버스의 활용 시스템 버스의 필요성 * 버스와 메모리 전송 - 전형적인 디지털 컴퓨터는 많은 레지스터와 레지스터들 사이의 정보 전송을 위한 경로를 가져야 한다. 시스템은 이를 위해 각 레지스터들 사이를 연결하는 번거로움 대신에 공통의 버스 (bus : 한번에 하나의 전송만이 이루어지도록 제어 신호를 이용하여 해당 레지스터를 선별)시스템이라는 효율적인 방법을 사용한다 - 또한 CPU가 행하는 중요한 기능 중 하나는 외부 주변 장치(입출력 장치)및 통신(network)의 주체로서 정보의 입출력을 관장하는 일이다. > Bus Adapter -> 입출력 버스를 시스템 버스 라인에 연결 > 입출력 제어기 (I/O controll..

다양한 기억장치들에 대한 이해 * 주 기억장치 * 보조 기억장치 주 기억장치 * DDR 이란? - RAM 규격 (SD, DDR)의 일종으로 1997년 삼성에 의해 발표된 새로운 규격 * SDRAM (Synchronous Dynamic Random Access Memory) - DRAM의 발전된 형태, 동기식 DRAM (제어장치 입력 = 클럭 펄스 (Clock pulse) 주기 (Frequency))이라고 할 수 있다 * SDR SDRAM (Single Data Rate SDRAM) - 클럭 펄스의 변이 (01)시 단 한 차례의 정보 전송만을 허용하는 구조 * DDR SDRAM (Double Data Rate SDRAM) - 클럭 신호의 상승 및 하강 (0 -> 1 -> 1)에서 데이터를 전송 (doubl..

컴퓨터 성능 개선을 위한 메모리 관리 * Cache 메모리 전송을 위한 다양한 매핑 기법 * 가상 메모리 * 메모리 관리 하드웨어 Cache 메모리 전송을 위한 다양한 매핑 기법 * Cache 메모리의 매핑 프로세스 - Associative mapping - Direct mapping - Set-associative mapping * 상기의 내용을 설명하기 위해 다음과 같은 설정을 가정해본다 - 주 기억 장치 : 12bit 32K워드를 저장 - cache memory : 512 words/주어진 시간 내 저장 - CPU는 main/cache memory 모두 통신 가능 - 우선 15bit의 주소를 cache로 보내어 hit가 발생하면 cache로 부터 12bit의 데이터를 받아들인다 - 만약 miss가 ..

효율적 메모리 관리 정책 * Associative 메모리 * Cache 메모리 Associative 메모리 * Associative memory 란? - 내용에 의해 접근하는 메모리 장치 > 메모리 장치(Memory device)란 자료(data)의 저장(store)과 접근(access)을 용이하게 하기위해 필요로 하는 장치이다 > 결국 이상의 필요에 따라 CPU는 필요한 자료를 얻기 위해 메모리 장치에 탐색(search)을 하게 될 수밖에 없고 > 좀 더 효율적 탐색이 가능 할 수 있는 저장 공간의 필요에 의해 만들어진 저장 형태를 우리는 이렇게 명명 (또는 내용 지정 메모리 (content addressamble memory, CAM)) 한다 - 이 방식은 데이터의 내용으로 병령 탐색을 하기에 적합하..